Design Approach of the MOVIE Programmable Video Processor. Approche de Conception du Processeur Vidéo Programmable MOVIE

Design Approach of the MOVIE Programmable Video Processor

Approche de Conception du Processeur Vidéo Programmable MOVIE

François Charot Gwendal Le Fol  Charles Wagner 

Irisa Campus de Beaulieu, 35042 Rennes Cedex

Page: 
645-653
|
Received: 
23 July 1997
|
Accepted: 
N/A
|
Published: 
31 December 1997
| Citation

OPEN ACCESS

Abstract: 

This article describes the design approach of the MOVIE circuit, building block for the development of software-only solutions for real time video processing applications. The MOVIE circuit can be seen as a small linear systolic-like array of computation processors, connected at each end to an I/0 processor. Externally, the chip is provided with four bidirectional data ports and three bidirectional data video port, allowing specialized parallel and programmable architectures of various configurations to be realized. Software tools, designed simultaneously with the definition of the architecture,especially as regards the code optimization aspects, allows high level programming and efficient code generation. TheMOVIE architecture has been entirely specified using the VHDL hardware description language. Its synthesis is performed under the Compass tools. 

Résumé 

Cet article décrit l'approche de conception du circuit MOVIE, brique de base pour la réalisation de simulateurs temps réel d'algorithmes de compression vidéo. Le circuit MOVIE est une petite machine systolique composée d'un processeur d'entrée/sortie et d'un réseau linéaire de processeurs de calcul, il inclut les mécanismes adaptés à l'acquisition et à la restitution de la vidéo ainsi que des facilités pour la réalisation de réseaux de calcul de configurations différentes. Les outils logiciels, conçus conjointement avec l'architecture, permettent une programmation en langage évolué et une génération de code efficace. L'architecture du circuit MOVIE est entièrement spécifiée à l'aide du langage de description de matériel VHDL, sa synthèse est réalisée avec l'outil COMPASS. 

Keywords: 

VLSI circuit, systolic architecture, SIMD architecture, video compression, video processing

Mots clés 

Circuit VLSI, architecture systolique, architecture SIMD, compression d'image, traitement vidéo

1. Introduction
2. Approches Matérielles pour le Codage Video
3. Architecture MOVIE
4. Outils de Programmation de MOVIE
5. Applications
6. Conception du Circuit MOVIE
7. Conclusion
  References

[1] Ackland(A.). -The role of VLSI in multimedia. IEEE Journal of Solid-State Circuits,vol.29,n° 4, avril 1994, pp. 381-388.

[2] Barzic (R.),Bouville(C.), Charot (F.), Le Fol(G.),Lemonnier (P) et Wagner (C.). - Movie: A building block for the design of realtime simulator of moving pictures compression algorithms. In: International Conference on Application-Specific Array Processors - ASAP'9 pp. 193-202. - Strasbourg, France,juillet 1995. 

[3] Barzic (R.), Bouville (C.), Charot (F.), Le Fol (G.), Lemonnier (P.) et Wagner(C.).-MOVIE: A Hardware Building Block for Software-Only Real Time Video Processing. In: IS&T/SPIE's Symposium on Electronic Imaging Science & Technology, Video Compression : Algorithms and Technologies 1996. - San Jose,février 1996. 

[4] Baskaran (V.) et Konstantinides (K.). - Image and Video Compression Standards : Algorithms and Architecture. - Kluwer Academic Publishers, 1995. 

[5] Bodin (F.), Le Fol (G.) et Raimbault (F.). - OCO : manuel de l'utilisateur (versionpréliminaire). -Publication interne n°930,Irisa, mai 1995. 

[6] Bouville (C.), Bouriel (A.), Brusq (R.) et Houlier (P). -A real-time testbed for MPEG-1 video compression. In: Visual Communication and Image Processing, SPIE, pp. 205-212.- Cambridge,Usa, novembre 1993. 

[7] Charot (F.) etWagner(C.). - Analyse architecturale d'applications de compression de séquences d'image . In : Quatorzième colloque GRETSI, pp. 1059-1062.-Juan-Les-Pins, septembre 1993. 

[8] Chin (D.),Passe (J.),Bernard (F.), Taylor (H.)et Knight(S.). - The Princeton engine : a real-time video system simulator.IEEE Transactions on Consumer Electronics, vol. 34, n 2, mai1988, pp. 285-297. 

[9] D.LeGall. - MPEG: a video standard for multimedia applications. Communications of the ACM, vol. 34,n°4, avril 1991, pp. 46-58.

[10] de Sa (L.), Silva (V.), Perdigao (F.), Faria (S.) et Assuncao (P). - Parallel architecture for real-time video communication. In : Vol. 1 60 Visual Communications and Image Processing, SPIE,pp. 38-387.-novembre1990.

[11] Harrand(M.) et al. - A single chip videophone video encoder/decoder. In Proceedings IEEE International Solid-State Circuit conference pp. 292-293, - février 1995. 

[12] ETSI. - Specification of component TV codec for 32-45 Mbit/s. - ETSI Technical report, décembre 1990. 

[13] Fraser (C.) et Hanson (D.). - A retargetable C compiler: design and implementation. - The Benjamin/Cummings Publishing Company, Inc., 1995. 

[14] Goto(J.),Ando (K.), Inoue(T.), Yamashina(M.),Yamada(H.) et Enomoto (T.). - 250-MHz BiC- MOS Super-High-Speed Video Signal Processor (SVSP)ULSI. IEEEJournalofSolid-State Circuits, vol. 26, n° 12, dec 1991, pp. 1876-1884. 

[15] Guttag(K.),Gove (R. J.) et Van Aken (J.R.). -A Single-Chip Multiprocessor For Multimedia : The MVP . IEEE Computers Graphics and Applications, novembre 1992, pp. 53-64. 

[16] Hoek(C.),Heiss (R.)et Mueller (D.). -An array processor approach for low bit rate video coding. Signal Processing: Image Communication 1, vol. 1, n°2,octobre 1989, pp. 213-283. 

[17] Inoue (T.), Goto (J.), Yamashina (M.), Suzuki (K.), Nomura (M.), Koseki (Y),Kimura(T.), Motomura (M.), Shih (B.S.),Horiuchi(T.),Hamatake(N.), Ku- magai (K.), Enomoto (T.)et Yamada(H.). -A 300- MHz 16-b BiCMOS Video Signal Processor.IEEEJournalofSolid-State Circuits, vol.28, n° 12, décembre 1993, pp. 1321-1329. 

[18] Lavenier (D.), Quinton (P.) et Raimbault (F.). - Architectures systoliques etparallélisme de données : L'environnement de programmation RELACS. Technique et science informatiques, vol. 12, n 5,décembre 1993, pp. 597620. 

[19] LeFol(G.).-Architecture parallèle pour le traitement vidéo : contribution à la conception d 'un module VLSI programmable et à l'étude d'outils de compilation reciblables. - thèse, université de Rennes 1, septembre 97.

[20] Lemonnier (R).-Étuded'une architecture parallèle VLSI pour un algorithme d'estimation de mouvement bloc-récursif.-thèse, université de Rennes 1, juin 1996. 

[21] Pirsch(P.),Demassieux (N.)etGehrke(W.).-VLSI Architectures for Video Compression-A Survey. Proceedings oftheIEEE,vol.83, n°2,février1995, pp. 220-246. 

[22] Puri(A.). -Video coding using the mpeg-2 compression standard.In: SPIE, pp. 1701-1713.- 1993. 

[23] Tamitani (I.), Harasaki (H.), Nishitani (T.), Endo (Y.), Yamashina (M.) et Enomoto(T.). -A real-time video signal processor suitable for motion picture coding applications. IEEE Transactions on Circuits and Systems, vol. 36, n'10, octobre 1989, pp. 1259-1266. 

[24] Toyokura (M.), Kodama (H.), Miyagoshi (E.), Okamoto (K.), Gion (M.), Minemaru (T.), Ohtani (A.), Araki (T.), Takeno(H.), Akiyama (T.),Wilson (B.) et Aono (K.). - A Video DSP with a Macroblock-Level Pipeline and a SIMD Type Vector Pipeline Architecture for MPEG2 CODEC. IEEEE Journal ofSolid-State Circuits, vol. 29, n'12, décembre 1994, pp. 14741481.

[25] Yamauchi (H.), Tashiro (Y), Minami (T.) et Suzuki (Y). - Architecture and Implementation of a Highly Parallel Single-Chip Video DSP. IEEE Transactions on Circuits and Systems for Video Technology, vol . 2, n° 2, jun 1992, pp. 207-220.